崗位職責：1. DFT方案制定參與芯片級DFT架構規(guī)劃，制定測試計劃、測試結構定義及測試標準。評估可測試性設計覆蓋率，輸出盲點圖及測試指南。2. DFT實現(xiàn)與驗證負責DFT電路設計及插入，包括Scan鏈、MBIST、Boundary Scan、JTAG等。完成DFT模式下的時序約束生成，配合后端團隊實現(xiàn)時序收斂、功耗分析和壓降分析。主導DFT相關的形式驗證（LEC/CLP）、靜態(tài)時序分析及ECO修正。3. 測試向量與量產支持生成并驗證高覆蓋率的結構化測試向量（ATPG）和功能測試向量。協(xié)助ATE工程師完成芯片測試調試、故障診斷及良率提升，解決量產測試問題。4. 流程優(yōu)化與協(xié)作持續(xù)改進DFT設計流程和工具鏈，開發(fā)自動化腳本提升效率。與前端設計、物理設計、測試團隊緊密協(xié)作，確保DFT時序Signoff任職要求：1. 碩士研究生及以上學歷，微電子、電子工程、集成電路、計算機等相關專業(yè)2. 2年以上DFT設計經驗，熟悉ASIC/SOC芯片全流程。3.精通Scan/ATPG、MBIST、Boundary Scan等DFT技術。4. 熟練使用Synopsys或Mentor等EDA工具。5. 熟悉數字邏輯設計、綜合、靜態(tài)時序分析及低功耗設計。6. 熟練使用TCL/Python/Perl/Shell等腳本語言開發(fā)自動化流程。7. 具有ATE測試機臺調試或芯片良率分析經驗者優(yōu)先。8. 有先進工藝流片或量產芯片經驗者優(yōu)先。9. 較強的邏輯分析能力、問題解決能力及抗壓能力。10. 良好的團隊協(xié)作和溝通能力，英語讀寫流利（部分崗位需英文交流）。

沐曦集成電路（上海）有限公司，于2020年9月成立于上海，并在北京、南京、成都、杭州、深圳、武漢和長沙等地建立了全資子公司暨研發(fā)中心。沐曦擁有技術完備、設計和產業(yè)化經驗豐富的團隊，核心成員平均擁有近20年高性能GPU產品端到端研發(fā)經驗，曾主導過十多款世界主流高性能GPU產品研發(fā)及量產，包括GPU架構定義、GPU IP設計、GPU SoC設計及GPU系統(tǒng)解決方案的量產交付全流程。沐曦致力于為異構計算提供全棧GPU芯片及解決方案，可廣泛應用于人工智能、智慧城市、數據中心、云計算、自動駕駛、數字孿生、元宇宙等前沿領域，為數字經濟發(fā)展提供強大的算力支撐。